A.鎖定引腳后要再執(zhí)行一遍編譯操作才能把引腳鎖定信息輸入目標(biāo)文件
B.實(shí)驗(yàn)箱操作時(shí)盡量不要帶電拔插,以免造成器件損壞
C.主芯片外接時(shí)鐘信號(hào)的輸入引腳最好選擇33腳即全局時(shí)鐘引腳
D.實(shí)驗(yàn)箱主芯片的240個(gè)管腳都可以供用戶使用
E.在編程下載操作前必須先鎖定引腳
您可能感興趣的試卷
你可能感興趣的試題
A.PS端的工作時(shí)鐘頻率
B.相位累加器位寬
C.DDS模塊的工作時(shí)鐘頻率
D.頻率控制字
A.SoC器件的型號(hào)
B.SoC器件的工作時(shí)鐘頻率
C.UART模塊的通信速率
D.實(shí)際的硬件電路設(shè)計(jì)
A.ROM的時(shí)鐘頻率
B.ROM的存儲(chǔ)深度
C.ROM端口的位寬
D.ROM的端口數(shù)量
A.引腳編號(hào)
B.引腳驅(qū)動(dòng)能力
C.引腳電平標(biāo)準(zhǔn)
D.引腳輸入輸出方向
A.PS-PL Configuration
B.Clock Configuration
C.MIO Configuration
D.Peripheral I/O Pins
最新試題
如何解決功率放大器中功放芯片的散熱問題?
Vivado中,設(shè)計(jì)電路的輸入可以使用以下哪種方式?()
比較直接測頻法、測周期法和等精度法等三種不同的測頻方法。
簡述Vivado設(shè)計(jì)流程。
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的階梯個(gè)數(shù)?
請(qǐng)簡要論述時(shí)序邏輯電路的工作原理及其在數(shù)字系統(tǒng)中的應(yīng)用。
在Cadence/OrCAD PSpice中,用于表示電阻器的元件是()。
Cadence/OrCAD PSpice中的元件屬性表用于設(shè)置元件的()。
Verilog HDL可以用于描述以下哪些元素?()
將串口通信波特率分別改為4800、19200,程序如何修改?