A.標(biāo)準(zhǔn)與或;標(biāo)準(zhǔn)與或
B.標(biāo)準(zhǔn)與或;最簡(jiǎn)與或
C.最簡(jiǎn)與或;標(biāo)準(zhǔn)與或
D.最簡(jiǎn)與或;最簡(jiǎn)與或
您可能感興趣的試卷
你可能感興趣的試題
?已知陣列圖如下圖所示,下列描述錯(cuò)誤的是()。
A.這是一個(gè)可編程只讀存儲(chǔ)器PROM電路
B.這個(gè)電路的功能是實(shí)現(xiàn)全加器功能
C.輸出F1表示全加器本位的和
D.輸出F1表示全加器向高位的進(jìn)位
?下圖所示用5G555構(gòu)成的多諧振蕩器,如果電容C和電阻R1的值保持不變,增大R2的電阻值,那么多諧振蕩器生成的矩形波的占空比將()。
A.不變
B.減小
C.增大
D.不確定
下面圖示電路中,當(dāng)M=1時(shí),實(shí)現(xiàn)的是模()計(jì)數(shù)功能。
A.7
B.8
C.9
D.10
?如下圖所示電路,假設(shè)初始狀態(tài)為0000,DR和DL端串行輸入序列11011001(從左至右順序輸入),在4個(gè)時(shí)鐘周期后,寄存器狀態(tài)輸入QDQCQBQA為()。
A.1011
B.1101
C.1001
D.1000
A.有16個(gè)輸入端,1個(gè)輸出端,4個(gè)控制端
B.有16個(gè)輸入端,1個(gè)輸出端,3個(gè)控制端
C.有1個(gè)輸入端,16個(gè)輸出端,4個(gè)控制端
D.有1個(gè)輸入端,16個(gè)輸出端,3個(gè)控制端
最新試題
現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的基本結(jié)構(gòu)由()組成。
用5G555構(gòu)成的施密特觸發(fā)器具有()個(gè)穩(wěn)態(tài)。
?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯(cuò)誤的是()。
一個(gè)n位的D/A換器的分辨率為()。
實(shí)現(xiàn)模(215)10的加法計(jì)數(shù)需要()片74193。
邏輯函數(shù)F(A,B,C,D)=∑m(2,7,8,12,13,14,15)的卡諾圖,下面畫(huà)法正確的是()。
下圖所示CMOS電路實(shí)現(xiàn)的邏輯是()。
假定某個(gè)電路如圖示,指示燈F和開(kāi)關(guān)A、B、C的邏輯關(guān)系表達(dá)式為()。
一個(gè)Moore型同步可重疊的“1011”序列檢測(cè)器的狀態(tài)圖是()。
用PROM設(shè)計(jì)一個(gè)2位二進(jìn)制平方器,實(shí)現(xiàn)該平方器需要的容量至少為()。