A.1
B.2
C.3
D.4
您可能感興趣的試卷
你可能感興趣的試題
A.D
B.CD
C.C+D
D.1
在正常工作時(shí)，3-8線譯碼器74138的使能端
的值為（）。
A.000
B.100
C.011
D.111
A.不允許兩個(gè)或兩個(gè)以上的輸入信號(hào)同時(shí)變化
B.輸入信號(hào)變化引起的電路響應(yīng)必須完全結(jié)束，輸入信號(hào)才能夠再次變化
C.不允許輸入是脈沖信號(hào)
D.不允許兩個(gè)或兩個(gè)以上的輸入信號(hào)同時(shí)為高電平
A.001
B.011
C.111
D.100
下圖所示電路的功能是（）。
A.模2計(jì)數(shù)器
B.模3計(jì)數(shù)器
C.模4計(jì)數(shù)器
D.模5計(jì)數(shù)器
最新試題
通常，使用參數(shù)（）來(lái)衡量D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。
一個(gè)Moore型同步可重疊的“1011”序列檢測(cè)器的狀態(tài)圖是（）。
?已知某異步時(shí)序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時(shí)會(huì)發(fā)生臨界競(jìng)爭(zhēng)。
使用8路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。
現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的基本結(jié)構(gòu)由（）組成。
?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯(cuò)誤的是（）。
設(shè)計(jì)一個(gè)Moore型同步可重疊的“1101”序列檢測(cè)器，至少需要（）個(gè)觸發(fā)器。
下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。
反映TTL與非門(mén)輸入高電平時(shí)抗干擾能力的外部特性參數(shù)是（）。
下圖所示組合邏輯電路，其功能是（）。