A.飽和
B.截止
C.放大
D.損壞
您可能感興趣的試卷
你可能感興趣的試題
A.基極電流
B.集電極電流
C.發(fā)射極電流
D.反向飽和電流
A.1
B.2
C.3
D.4
A.發(fā)射結(jié)由P指向N
B.集電結(jié)由P指向N
C.發(fā)射結(jié)由N指向P
D.集電結(jié)由N指向P
穩(wěn)壓管穩(wěn)壓電路如圖所示，其中UZ1=6V，UZ2=7V，且具有理想特性。由此可知輸出電壓Uo為（）
A.0
B.6V
C.1V
D.7V
最新試題
用作電壓放大器時，CS放大器不合適的參數(shù)為（）。?
在對數(shù)字鐘計時、校時模塊進(jìn)行仿真時，設(shè)秒信號的周期為10ns，若要觀察24時制計數(shù)是否正確，那么在復(fù)位信號無效，計時使能信號有效的情況下，仿真需運行多長時間？（）
?在verilogHDL的數(shù)字表達(dá)方式用，和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。
?10進(jìn)制計數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊？（）
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個插孔在內(nèi)部是連通在一起的。
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時，柵極直流電壓將會（），漏極直流電流將會（），輸入電阻將會（）。
已知某N溝道增強(qiáng)型MOS場效應(yīng)管的。下表給出了四種狀態(tài)下和的值，那么各狀態(tài)下器件的工作狀態(tài)為（）。
以下哪個MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級？?（）
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。