設(shè)下圖中A為理想運(yùn)放，求各電路的輸出電壓值。
您可能感興趣的試卷
你可能感興趣的試題
、輸入電阻Ri和輸出電阻Ro的值。
，輸入電阻Ri。
。最新試題
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
?CD放大器的性能特征有（）。?
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz，若采用計(jì)數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計(jì)數(shù)器至少需要多少位？（）
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個插孔在內(nèi)部是連通在一起的。
?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時，使用一條語句來進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語句對應(yīng)的是（）。
?MOSFET源極漏極間的長度L越大，溝道長度調(diào)制效應(yīng)越明顯。???
用作電壓放大器時，CS放大器不合適的參數(shù)為（）。?
?TTL或非門組成的邏輯電路如圖所示，當(dāng)輸入為以下哪種狀態(tài)時會出現(xiàn)冒險(xiǎn)現(xiàn)象？（）
現(xiàn)在定義了一個1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達(dá)式表示為{co，sub}=a+b+ci，其中a，b為兩個加數(shù)，ci為來自低位的進(jìn)位，sum為和，co為向高位的進(jìn)位，如果以此1位加法器構(gòu)建四位加法器，同時定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是（）。