A.FLASH
B.EPROM
C.DRAM
D.PROM
您可能感興趣的試卷
你可能感興趣的試題
A.ABCDE
B.
C.
D.
A.真值表
B.邏輯表達(dá)式
C.邏輯圖
D.VHDL語言
A.1011
B.1010
C.1100
D.1001
A.門電路
B.觸發(fā)器
C.計數(shù)器
D.寄存器
最新試題
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
二進(jìn)制加法運算包含的輸入、輸出變量有（）。
要使CMOS門輸入高電平，不能使用的方法為（）。
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當(dāng)于（）個內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時間。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當(dāng)輸入10時，輸出為（）。
?當(dāng)共陰極7段數(shù)碼管顯示2的時候，輸出應(yīng)該為（）。
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
如圖，是151的電路設(shè)計，其中輸入端的使用了6個反相器，而實現(xiàn)邏輯功能應(yīng)該可以省掉三個，為什么這么設(shè)計（）。
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
使用74HC138實現(xiàn)邏輯函數(shù)正確的是（）。