填空題與TTL相比，CMOS集成電路主要優(yōu)點有：（）、（）、（）、（）、（）等。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
電路結(jié)構(gòu)如圖所示，該電路是（）。
題型：單項選擇題
?十進(jìn)制數(shù)22.37對應(yīng)的二進(jìn)制數(shù)是（）。
題型：單項選擇題
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
題型：單項選擇題
要使JK觸發(fā)器在時鐘脈沖作用下，實現(xiàn)輸出，則輸入信號應(yīng)為（）。
題型：單項選擇題
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當(dāng)輸入10時，輸出為（）。
題型：單項選擇題
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
題型：單項選擇題
邏輯函之間滿足（）關(guān)系。
題型：多項選擇題
?數(shù)字設(shè)計的層次主要有（）。
題型：多項選擇題
?下圖邏輯單元實現(xiàn)的功能為（）。
題型：單項選擇題
如圖電路實現(xiàn)的邏輯函數(shù)是（）。
題型：多項選擇題