A.8421BCD碼
B.5421BCD碼
C.余三碼
D.格雷碼
您可能感興趣的試卷
你可能感興趣的試題
A.8421BCD碼
B.5421BCD碼
C.余三碼
D.格雷碼
用一片74HCL138實(shí)現(xiàn)函數(shù)
分析下列時(shí)序邏輯電路的功能。（要求：寫出電路的輸出方程和狀態(tài)方程，列出電路的狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖，并指出電路的邏輯功能）
最新試題
?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候，輸出應(yīng)該為（）。
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
?如圖所示電路論述正確的是（）。
電路結(jié)構(gòu)如圖所示，該電路是（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡(jiǎn)表達(dá)式為（）。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
?數(shù)字設(shè)計(jì)的層次主要有（）。
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級(jí)聯(lián)的延遲時(shí)間。
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。