多項選擇題晶振電路布局布線要求（）

A.晶振下面不能有非地外的走線或過孔；
B.晶振輸出時鐘最好接一個負(fù)載；
C.時鐘線允許接多負(fù)載；
D.晶振下面鋪地銅箔并打地過孔；


您可能感興趣的試卷

你可能感興趣的試題

1.多項選擇題晶體電路布局布線要求（）。

A.確保走線STUB最短，并放在晶體與IC之間；
B.晶體走線要越短越好，最長不超過1000mil；
C.晶體的兩個輸出信號按照類差分走線，線寬要適當(dāng)加粗并包地；

2.多項選擇題電源、地處理整體要求（）。

A.電源層相對地層內(nèi)縮必須≥20Mil；
B.孤立銅皮無需刪除；
C.保證層疊對稱性，避免翹曲；
D.過孔和壓接孔可以采用全連接；

3.多項選擇題BGA區(qū)域布線設(shè)計原則（）。

A.走線盡量以最短的距離走出BGA區(qū)域，少在BGA區(qū)域內(nèi)穿越；
B.走線盡量以直線方式出線，且走在兩個過孔中間位置；
C.濾波電容走線盡量不共用過孔，且走線要短；
D.電源走線流向應(yīng)先經(jīng)過儲能大電容再進(jìn)入BGA內(nèi)供電；

4.多項選擇題BGA芯片布局主體要求有（）。

A.一般設(shè)計在B面（PrimarySide）；
B.A面（SecondarySide）主要放置一些小器件；
C.BGA距離其它器件間距建議5mm以上（最少3mm）；
D.Pitch小于0.8mm的BGA應(yīng)該單獨(dú)設(shè)計兩個對角光學(xué)點(diǎn)；

5.多項選擇題布局規(guī)劃中，通常有以下梳理過程和方法（）。

A.通過原理圖，梳理功能要求；
B.根據(jù)客戶需求和原理圖，輸出信號功能框圖和電源樹；
C.梳理布局模塊框圖，展現(xiàn)出各模塊之間的布局思路；