問(wèn)答題
放大電路如圖所示,VCC=15V,Rb=56kΩ,Rc=5kΩ,Re=3.9kΩ,Rs=3kΩ,晶體管的UBEQ=0.7V,β=80,rbb’=100Ω。試分別計(jì)算RL=∞以及RL=3kΩ時(shí)的Q點(diǎn)、電壓增益Au、輸入電阻Ri和輸出電阻Ro。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
用作電壓放大器時(shí),CS放大器不合適的參數(shù)為()。?
題型:?jiǎn)雾?xiàng)選擇題
?電路如圖所示,如果電容C2開(kāi)路,則MOSFET的漏極直流電壓將會(huì)(),漏極交流電壓將會(huì)(),增益將會(huì)()。
題型:?jiǎn)雾?xiàng)選擇題
?在verilogHDL的數(shù)字表達(dá)方式用,和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有()。
題型:多項(xiàng)選擇題
MOSFET做放大器,要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
題型:判斷題
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為()。
題型:?jiǎn)雾?xiàng)選擇題
?verilogHDL中已經(jīng)預(yù)先定義了的門(mén)級(jí)原型的符號(hào)有()。
題型:多項(xiàng)選擇題
?數(shù)字頻率計(jì)設(shè)計(jì)中的測(cè)頻計(jì)數(shù)模塊共有多少個(gè)狀態(tài)?()
題型:?jiǎn)雾?xiàng)選擇題
當(dāng)VGS=0時(shí),能夠?qū)ǖ腗OS管為()
題型:多項(xiàng)選擇題
一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個(gè)插孔在內(nèi)部是連通在一起的。
題型:?jiǎn)雾?xiàng)選擇題
?CG放大器的性能描述合理的是()。
題型:?jiǎn)雾?xiàng)選擇題