圖所示是由3線8線譯碼器74HC138和8選1數(shù)據(jù)選擇器構(gòu)成的電路。試分析
①當(dāng)數(shù)據(jù)C2C1C0=D2D1D0時(shí)，輸出F
②當(dāng)數(shù)據(jù)C2C1C0≠D2D1D0時(shí)，輸出F
您可能感興趣的試卷
你可能感興趣的試題
試用8選1數(shù)據(jù)選擇器產(chǎn)生邏輯函數(shù)
試用8選1數(shù)據(jù)選擇器產(chǎn)生邏輯函數(shù)。
分析圖所示電路，寫(xiě)出輸出Y的邏輯函數(shù)式并化簡(jiǎn)。
最新試題
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡(jiǎn)表達(dá)式為（）。
邏輯函之間滿足（）關(guān)系。
如圖所示，則F=（）。
?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是（）。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。