填空題時(shí)序邏輯電路在結(jié)構(gòu)上存在輸出到輸入的(),因此,()狀態(tài)會影響()狀態(tài)。
您可能感興趣的試卷
最新試題
如圖所示,則F=()。
題型:多項(xiàng)選擇題
如圖,此電路的輸入端I0_L是低電平有效,輸出A2A1A0是高電平有效,AVALID有效表示的是()。
題型:單項(xiàng)選擇題
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是()。
題型:單項(xiàng)選擇題
如圖,是151的電路設(shè)計(jì),其中輸入端的使用了6個(gè)反相器,而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè),為什么這么設(shè)計(jì)()。
題型:單項(xiàng)選擇題
對于D觸發(fā)器,如果時(shí)鐘頻率為10MHz,輸出信號Q的頻率可能是()MHz。
題型:多項(xiàng)選擇題
與模擬電路相比,數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在()。
題型:多項(xiàng)選擇題
邏輯函之間滿足()關(guān)系。
題型:多項(xiàng)選擇題
電路結(jié)構(gòu)如圖所示,該電路是()。
題型:單項(xiàng)選擇題
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候,當(dāng)輸入10時(shí),輸出為()。
題型:單項(xiàng)選擇題
?下圖邏輯單元實(shí)現(xiàn)的功能為()。
題型:單項(xiàng)選擇題