A.邏輯綜合的結(jié)果是唯一的
B.邏輯綜合技術(shù)可分為生成順序電路和生成組合電路兩類
C.布爾邏輯公式的簡化一般與制造工藝無關(guān)
D.同一邏輯可以由多種電路實(shí)現(xiàn)，邏輯綜合則選擇與面積、延遲時(shí)間、功耗等要求最接近的電路
您可能感興趣的試卷
你可能感興趣的試題
A.算法級(jí)>門級(jí)>RTL級(jí)
B.RTL級(jí)>門級(jí)>算法級(jí)
C.門級(jí)>算法級(jí)>RTL級(jí)
D.算法級(jí)>RTL級(jí)>門級(jí)
A.算法級(jí)描述決定系統(tǒng)的實(shí)施方式（體系結(jié)構(gòu)、算法）
B.門級(jí)描述是基于基本元件（AND/OR/NOT/FF等）的電路設(shè)計(jì)
C.門級(jí)描述決定硬件的處理方式（數(shù)據(jù)電路與控制電路）
D.RTL描述包括時(shí)鐘級(jí)的時(shí)序設(shè)計(jì)
A.Fetch
B.Decode
C.Execute
D.Encode
E.Writeback
F.Compile
A.無論使用者的經(jīng)驗(yàn)、文化水平、語言技能、使用時(shí)的注意力集中程度如何，都能容易地理解設(shè)計(jì)物的使用方式
B.設(shè)計(jì)物對(duì)于不同能力的人們來說都是有用而適合的
C.提供合適的尺度和空間以便于接近、到達(dá)、操控和使用，無論使用者的生理尺寸、體態(tài)和動(dòng)態(tài)
D.設(shè)計(jì)物應(yīng)該降低由于偶然動(dòng)作和失誤而產(chǎn)生的危害及負(fù)面后果
關(guān)于CMOS反相器，以下描述中哪些是正確的（）。
A.A
B.B
C.C
D.D
最新試題
通常芯片上的引出端焊盤是排列在管芯片附近的方形（）。
去毛飛邊工藝指的是將芯片多余部分進(jìn)行有效的切除。
下列對(duì)焊接可靠性無影響的是（）。
AUBM的形成可以采用（）方法。
引線鍵合的常用技術(shù)有（）。
下列關(guān)于BGA球柵陣列的優(yōu)缺點(diǎn)，說法正確的是（）。
下面不屬于QFP封裝改進(jìn)品質(zhì)的是（）。
下面關(guān)于PBGA器件的優(yōu)缺點(diǎn)，說法錯(cuò)誤的是（）。
下列屬于BGAA形式的是（）。
下面選項(xiàng)中硅片減薄技術(shù)正確的是（）。