問答題
下圖是一個2選1電路圖，試根據(jù)該圖編寫VHDL語言程序。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
題型：單項選擇題
輸出端不能直接線與的門電路有（）。
題型：單項選擇題
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡表達式為（）。
題型：單項選擇題
?十進制數(shù)22.37對應(yīng)的二進制數(shù)是（）。
題型：單項選擇題
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
題型：單項選擇題
?下圖邏輯單元實現(xiàn)的功能為（）。
題型：單項選擇題
如圖電路實現(xiàn)的邏輯函數(shù)是（）。
題型：多項選擇題
要使JK觸發(fā)器在時鐘脈沖作用下，實現(xiàn)輸出，則輸入信號應(yīng)為（）。
題型：單項選擇題
電路結(jié)構(gòu)如圖所示，該電路是（）。
題型：單項選擇題
TTL門電路具有負載能力強、抗干擾能力強和轉(zhuǎn)換速度高等特點。
題型：判斷題