單項(xiàng)選擇題A=4’b1101，B=4’b1011，定義S為S[7：0]，下列正確的是（）。

A.S=A+B=8’b00011001
B.S=A-B=8’b11101000
C.S=A*B=8’b10001111
D.S=A%3=8’b00000010


您可能感興趣的試卷

你可能感興趣的試題

1.單項(xiàng)選擇題C=4’b1100，D=4’b1011，下列哪一個(gè)是正確的？（）

A.~C=4’b0001
B.C∣D=4’b1110
C.C&D=4’b1000
D.C^D=4’b0101

2.多項(xiàng)選擇題對(duì)于C綜合的說法，哪些是正確的？（）

A.把C/C++函數(shù)轉(zhuǎn)化為RTL的HDL代碼
B.把C/C++函數(shù)轉(zhuǎn)化為在FPGA開發(fā)環(huán)境中可以使用的IP模塊
C.把C/C++轉(zhuǎn)化為匯編代碼
D.把HDL轉(zhuǎn)化為C/C++代碼

3.多項(xiàng)選擇題FPGA與MCU可以采用哪些方式？（）

A.UART
B.FSMC
C.CPLD
D.SPI

4.單項(xiàng)選擇題接蜂鳴器的輸出頻率必須要什么范圍內(nèi)，才可能正確聽到？（）

A.至少100KHz以上
B.至少在20~20KHz，最好在能低于10KHz
C.大于50KHz
D.小于1MHz均可

5.單項(xiàng)選擇題下列關(guān)于狀態(tài)機(jī)說法錯(cuò)誤的是（）。

A.moore機(jī)的輸出只與當(dāng)前狀態(tài)有關(guān)。
B.mealy機(jī)的輸出與當(dāng)前狀態(tài)和輸入都有關(guān)。
C.在Verilog代碼中，求次態(tài)和輸出，必須用case語句。
D.體現(xiàn)在verilog代碼中就是，moore機(jī)的最后輸出邏輯只判斷當(dāng)前狀態(tài)，mealy機(jī)的輸出邏輯中判斷當(dāng)前狀態(tài)和輸入。