A.JK觸發(fā)器
B.3/8線譯碼器
C.移位寄存器
D.十進(jìn)制計(jì)數(shù)器
您可能感興趣的試卷
你可能感興趣的試題
A.A+BC=（A+B）（A+C）
B.A+A=0
C.AB=A+B
D.A+AB=A+B
A.R=0，S=0
B.R=0，S=1
C.R=1，S=0
D.R=1，S=1
已知某電路的真值表如下，該電路的邏輯表達(dá)式為（）。
A.Y=C
B.Y=ABC
C.Y=AB+C
D.Y=BC+C
A.CMOS
B.TTL
C.主從或維持阻塞
D.沒(méi)有記憶功能
E.邊沿JK或邊沿
F.觸發(fā)器
G.同步RS觸發(fā)器
A.都接高電平“1”
B.都接低電平“0”
C.邏輯符號(hào)有小圓圈時(shí)，不用時(shí)接高電平“1”，沒(méi)有小圓圈時(shí)，不用時(shí)接低電平“0”
D.沒(méi)有記憶功能
最新試題
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是（）。
?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候，輸出應(yīng)該為（）。
如圖所示，則F=（）。
要使TTL與非門(mén)變成反相器，多余的輸入端不能采用的方法為（）。
為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T(mén)觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。
CC4000系列的CMOS門(mén)電路不能直接接（）系列的門(mén)電路。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡(jiǎn)表達(dá)式為（）。