如圖所示的分壓式偏置共發(fā)射放極大電路中，已知電源電壓VCC=12V，RC=2K，RE=1K，RL=8K，Rb1=30K，Rb2=10K，晶體管為硅管，β=40。
試求：
（1）估算靜態(tài)工作點值；
（2）畫出微變等效電路；
（3）計算電壓放大倍數(shù)；
（4）計算輸入電阻Ri及輸出電阻Ro。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?verilog語法中，間隔符號主要包括（）。
?若某放大器的輸入信號為電壓信號，輸出信號為電流信號，則以下描述正確的有（）。?
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進行傳輸（注意圖中未畫出電容），要實現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
?10進制計數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊？（）
CG放大器因其輸入電阻過小，因此沒什么用處。
在對數(shù)字鐘計時、校時模塊進行仿真時，設(shè)秒信號的周期為10ns，若要觀察24時制計數(shù)是否正確，那么在復(fù)位信號無效，計時使能信號有效的情況下，仿真需運行多長時間？（）
假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時，溝道夾斷點向漏極移動。
?MOSFET源極漏極間的長度L越大，溝道長度調(diào)制效應(yīng)越明顯。???
現(xiàn)在定義了一個1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達式表示為{co，sub}=a+b+ci，其中a，b為兩個加數(shù)，ci為來自低位的進位，sum為和，co為向高位的進位，如果以此1位加法器構(gòu)建四位加法器，同時定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調(diào)用的方式進行邏輯實現(xiàn)中的表達式正確的是（）。