多項選擇題組合邏輯電路輸出與輸入的關(guān)系可用（）描述。
A.真值表
B.狀態(tài)表
C.狀態(tài)圖
D.邏輯表達式
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題實現(xiàn)兩個4位二進制數(shù)相乘的組合電路，其輸入輸出端個數(shù)應為（）
A.4入4出
B.8入8出
C.8入4出
D.8入5出
2.單項選擇題設(shè)計一個五位二進制碼的奇偶位發(fā)生器，需要（）個異或門。
A.2
B.3
C.4
D.5
3.單項選擇題下列觸發(fā)器中，（）不可作為同步時序邏輯電路的存儲元件。
A.基本R-S觸發(fā)器
B.D觸發(fā)器
C.J-K觸發(fā)器
D.T觸發(fā)器
4.單項選擇題構(gòu)造一個模10同步計數(shù)器，需要（）觸發(fā)器。
A.3個
B.4個
C.5個
D.10個
5.單項選擇題同步時序電路設(shè)計中，狀態(tài)編碼采用相鄰編碼法的目的是（）
A.減少電路中的觸發(fā)器
B.提高電路速度
C.提高電路可靠性
D.減少電路中的邏輯門
最新試題
?如圖電路，描述正確的是（）。
題型：單項選擇題
?當共陰極7段數(shù)碼管顯示2的時候，輸出應該為（）。
題型：單項選擇題
使用74HC138實現(xiàn)邏輯函數(shù)正確的是（）。
題型：單項選擇題
對于D觸發(fā)器，如果時鐘頻率為10MHz，輸出信號Q的頻率可能是（）MHz。
題型：多項選擇題
約束項在函數(shù)化簡時可以當作1，是因為在實際電路中，這種輸入組合根本不可能會讓其發(fā)生。
題型：判斷題
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
題型：單項選擇題
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
題型：單項選擇題
如圖，是151的電路設(shè)計，其中輸入端的使用了6個反相器，而實現(xiàn)邏輯功能應該可以省掉三個，為什么這么設(shè)計（）。
題型：單項選擇題
?數(shù)字設(shè)計的層次主要有（）。
題型：多項選擇題
?十進制數(shù)178.5對應的余3碼是（）。
題型：單項選擇題