單項(xiàng)選擇題組合電路是指()組合而成的電路。
A.觸發(fā)器
B.門電路
C.計(jì)數(shù)器
D.寄存器
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題以下PLD中,與、或陣列均可編程的是()器件。
A.PROM
B.PAL
C.PLA
D.GAL
2.單項(xiàng)選擇題構(gòu)成移位寄存器不能采用的觸發(fā)器為()
A.R-S型
B.J-K型
C.主從型
D.同步型
3.單項(xiàng)選擇題如果編碼0100表示十進(jìn)制數(shù)4,則此碼不可能是()
A.8421BCD碼
B.5211BCD碼
C.2421BCD碼
D.余3循環(huán)碼
4.單項(xiàng)選擇題若ABCDEFGH為最小項(xiàng),則它有邏輯相鄰項(xiàng)個(gè)數(shù)為()
A.8
B.82
C.28
D.16
最新試題
已知有二輸入邏輯門,只有當(dāng)輸X和Y都為1時(shí),輸出F才為1,則X,Y與F的邏輯關(guān)系為()。
題型:單項(xiàng)選擇題
如圖,是151的電路設(shè)計(jì),其中輸入端的使用了6個(gè)反相器,而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè),為什么這么設(shè)計(jì)()。
題型:單項(xiàng)選擇題
要使CMOS門輸入高電平,不能使用的方法為()。
題型:單項(xiàng)選擇題
如圖,此電路的輸入端I0_L是低電平有效,輸出A2A1A0是高電平有效,AVALID有效表示的是()。
題型:單項(xiàng)選擇題
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有()。
題型:多項(xiàng)選擇題
輸出端不能直接線與的門電路有()。
題型:單項(xiàng)選擇題
?如圖所示電路論述正確的是()。
題型:多項(xiàng)選擇題
?構(gòu)成數(shù)字電路最基本的器件主要有()。
題型:多項(xiàng)選擇題
?數(shù)字設(shè)計(jì)的層次主要有()。
題型:多項(xiàng)選擇題
為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器,下圖所示電路的虛框內(nèi)應(yīng)是()。
題型:單項(xiàng)選擇題