A.與項(xiàng)相或
B.最小項(xiàng)相或
C.最大項(xiàng)相與
D.或項(xiàng)相與
您可能感興趣的試卷
你可能感興趣的試題
A.4
B.8
C.10
D.12
A.1
B.2
C.3
D.8
函數(shù)F（A，B，C，D）=∑m（1，3，4，6，8，10），它的卡諾圖如下圖所示。函數(shù)的最簡與或表達(dá)式F=（）。
A.A
B.B
C.C
D.D
A.余3碼
B.5421碼
C.余3循環(huán)碼
D.格雷碼
A.狀態(tài)數(shù)目更多
B.狀態(tài)數(shù)目更少
C.觸發(fā)器更多
D.觸發(fā)器一定更少
最新試題
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。
?數(shù)字設(shè)計(jì)的層次主要有（）。
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
約束項(xiàng)在函數(shù)化簡時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會(huì)讓其發(fā)生。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為（）。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級(jí)聯(lián)的延遲時(shí)間。
如圖所示，則F=（）。
?如圖所示電路論述正確的是（）。