問答題
已知全加器真值表和74LS138譯碼器如下圖所示,試用一片74LS138譯碼器和盡可能少的門電路實(shí)現(xiàn)其全加器的功能。其中Ai、Bi為加數(shù),Ci-1為低位來的進(jìn)位,Si為本位和,Ci為向高位的進(jìn)位。(要求:寫出簡要的分析過程,并畫出電路圖)
您可能感興趣的試卷
你可能感興趣的試題
最新試題
要使JK觸發(fā)器在時(shí)鐘脈沖作用下,實(shí)現(xiàn)輸出,則輸入信號應(yīng)為()。
題型:單項(xiàng)選擇題
輸出端不能直接線與的門電路有()。
題型:單項(xiàng)選擇題
邏輯函之間滿足()關(guān)系。
題型:多項(xiàng)選擇題
如圖,此電路的輸入端I0_L是低電平有效,輸出A2A1A0是高電平有效,AVALID有效表示的是()。
題型:單項(xiàng)選擇題
若n個(gè)變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同,則n為奇數(shù)()
題型:判斷題
約束項(xiàng)在函數(shù)化簡時(shí)可以當(dāng)作1,是因?yàn)樵趯?shí)際電路中,這種輸入組合根本不可能會讓其發(fā)生。
題型:判斷題
電路結(jié)構(gòu)如圖所示,該電路是()。
題型:單項(xiàng)選擇題
為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器,下圖所示電路的虛框內(nèi)應(yīng)是()。
題型:單項(xiàng)選擇題
CC4000系列的CMOS門電路不能直接接()系列的門電路。
題型:單項(xiàng)選擇題
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是()。
題型:多項(xiàng)選擇題