A.T1>T2
B.T1>>T2
C.T1<<T2
D.T1<T2
您可能感興趣的試卷
你可能感興趣的試題
A.放大和飽和
B.飽和和截止
C.放大和截止
A.近似三角波
B.尖峰波
C.矩形波
D.正弦波
A.矩形波
B.尖峰波
C.近似三角波
D.正弦波
A.不能跳變
B.可以跳變
C.充放電時(shí)按指數(shù)規(guī)律減小
D.充電時(shí)增加，放電時(shí)減小
A.て<<tp
B.て>tp
C.て>>tp
D.て<tp
最新試題
?CD放大器的性能特征有（）。?
?TTL或非門組成的邏輯電路如圖所示，當(dāng)輸入為以下哪種狀態(tài)時(shí)會(huì)出現(xiàn)冒險(xiǎn)現(xiàn)象？（）
現(xiàn)在定義了一個(gè)1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達(dá)式表示為{co，sub}=a+b+ci，其中a，b為兩個(gè)加數(shù)，ci為來(lái)自低位的進(jìn)位，sum為和，co為向高位的進(jìn)位，如果以此1位加法器構(gòu)建四位加法器，同時(shí)定義頂層模塊中的端口信號(hào)和中間變量的定義：下面通過(guò)層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是（）。
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí)，使用一條語(yǔ)句來(lái)進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語(yǔ)句對(duì)應(yīng)的是（）。
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí)，設(shè)秒信號(hào)的周期為10ns，若要觀察24時(shí)制計(jì)數(shù)是否正確，那么在復(fù)位信號(hào)無(wú)效，計(jì)時(shí)使能信號(hào)有效的情況下，仿真需運(yùn)行多長(zhǎng)時(shí)間？（）
?verilog語(yǔ)法中，間隔符號(hào)主要包括（）。
?MOSFET源極漏極間的長(zhǎng)度L越大，溝道長(zhǎng)度調(diào)制效應(yīng)越明顯。???
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號(hào)均通過(guò)電容耦合進(jìn)行傳輸（注意圖中未畫出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
當(dāng)VGS=0時(shí)，能夠?qū)ǖ腗OS管為（）