判斷題在基本邏輯運算中，與、或、非三種運算是最本質(zhì)的，其他邏輯運算是其中兩種或三種的組合。
您可能感興趣的試卷
最新試題
在對數(shù)字鐘計時、校時模塊進(jìn)行仿真時，設(shè)秒信號的周期為10ns，若要觀察24時制計數(shù)是否正確，那么在復(fù)位信號無效，計時使能信號有效的情況下，仿真需運行多長時間？（）
題型：單項選擇題
MOSFET做放大器，要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
題型：判斷題
用作電壓放大器時，CS放大器不合適的參數(shù)為（）。?
題型：單項選擇題
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz，若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計數(shù)器至少需要多少位？（）
題型：單項選擇題
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。
題型：多項選擇題
已知某N溝道增強型MOS場效應(yīng)管的。下表給出了四種狀態(tài)下和的值，那么各狀態(tài)下器件的工作狀態(tài)為（）。
題型：多項選擇題
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
題型：單項選擇題
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
題型：多項選擇題
當(dāng)VGS=0時，能夠?qū)ǖ腗OS管為（）
題型：多項選擇題
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個插孔在內(nèi)部是連通在一起的。
題型：單項選擇題