單項(xiàng)選擇題VHDL源程序的文件名應(yīng)與（）相同，否則無(wú)法通過(guò)編譯。

A.實(shí)體名
B.程序包名
C.結(jié)構(gòu)體名
D.設(shè)計(jì)者任意命名
E.進(jìn)程名


您可能感興趣的試卷

你可能感興趣的試題

1.單項(xiàng)選擇題全程編譯成功后要觀察生成的硬件電路構(gòu)成可以使用的工具是（）。

A.Pin Planner
B.RTLViewer
C.Frogrammer
D.Node Fider

2.多項(xiàng)選擇題在實(shí)驗(yàn)箱操作時(shí)，以下描述哪些是正確的？（）

A.鎖定引腳后要再執(zhí)行一遍編譯操作才能把引腳鎖定信息輸入目標(biāo)文件
B.實(shí)驗(yàn)箱操作時(shí)盡量不要帶電拔插，以免造成器件損壞
C.主芯片外接時(shí)鐘信號(hào)的輸入引腳最好選擇33腳即全局時(shí)鐘引腳
D.實(shí)驗(yàn)箱主芯片的240個(gè)管腳都可以供用戶(hù)使用
E.在編程下載操作前必須先鎖定引腳

3.多項(xiàng)選擇題DDS信號(hào)發(fā)生器輸出頻率與哪些因素有關(guān)？（）

A.PS端的工作時(shí)鐘頻率
B.相位累加器位寬
C.DDS模塊的工作時(shí)鐘頻率
D.頻率控制字

4.多項(xiàng)選擇題?進(jìn)行PS端UART外設(shè)端口配置時(shí)，端口引腳的選擇由什么因素決定？（）

A.SoC器件的型號(hào)
B.SoC器件的工作時(shí)鐘頻率
C.UART模塊的通信速率
D.實(shí)際的硬件電路設(shè)計(jì)

5.多項(xiàng)選擇題?調(diào)用ROM IP核時(shí)，ROM存儲(chǔ)器的大小由什么參數(shù)決定？（）

A.ROM的時(shí)鐘頻率
B.ROM的存儲(chǔ)深度
C.ROM端口的位寬
D.ROM的端口數(shù)量