問答題
如下圖所示，主從結(jié)構(gòu)的JK觸發(fā)器中，已知CP和輸入信號T的各電壓波形如下圖所示，試畫出Q和平均值Q端的電壓波形，并設(shè)觸發(fā)器的初態(tài)為Q=0。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
邏輯函之間滿足（）關(guān)系。
題型：多項選擇題
如圖，是151的電路設(shè)計，其中輸入端的使用了6個反相器，而實現(xiàn)邏輯功能應(yīng)該可以省掉三個，為什么這么設(shè)計（）。
題型：單項選擇題
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
題型：單項選擇題
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
題型：多項選擇題
對于D觸發(fā)器，如果時鐘頻率為10MHz，輸出信號Q的頻率可能是（）MHz。
題型：多項選擇題
要使CMOS門輸入高電平，不能使用的方法為（）。
題型：單項選擇題
輸出端不能直接線與的門電路有（）。
題型：單項選擇題
TTL門電路具有負(fù)載能力強、抗干擾能力強和轉(zhuǎn)換速度高等特點。
題型：判斷題
?下圖邏輯單元實現(xiàn)的功能為（）。
題型：單項選擇題
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
題型：單項選擇題