多項(xiàng)選擇題可用于跨時(shí)鐘域同步的方法有（）。

A.雙鎖存器同步法
B.結(jié)繩同步法
C.FIFO同步法
D.降頻法


您可能感興趣的試卷

你可能感興趣的試題

1.多項(xiàng)選擇題DDS輸出的波形的頻率取決于（）。

A.時(shí)鐘頻率
B.初始相位
C.使用存儲(chǔ)器中的樣值個(gè)數(shù)
D.相位增量

2.多項(xiàng)選擇題?以下屬于時(shí)序路徑類型的有（）。

A.寄存器到寄存器路徑
B.輸入端口到寄存器路徑
C.輸入端口到輸出端口路徑
D.寄存器到輸出端口路徑

3.多項(xiàng)選擇題行為描述方式通常采用以下哪些語句進(jìn)行過程賦值？（）

A.module
B.assign
C.always
D.initial

4.多項(xiàng)選擇題以下關(guān)于Xilinx的FPGA配置，說法正確的是（）。

A.主BPI配置模式數(shù)據(jù)為并行形式
B.主SPI配置比主BPI配置速度要慢
C.主SPI可以支持x1、x2、x4三種加載模式，三種加載模式加載速度不同
D.JTAG配置模式無法存儲(chǔ)邏輯代碼，只能在線調(diào)試

5.多項(xiàng)選擇題以下關(guān)于FPGA時(shí)鐘說法正確的是（）。

A.FPGA時(shí)鐘資源有全局時(shí)鐘網(wǎng)絡(luò)、區(qū)域時(shí)鐘網(wǎng)絡(luò)以及專有時(shí)鐘資源
B.一般情況使用普通IO作為時(shí)鐘引腳使用
C.全局時(shí)鐘網(wǎng)絡(luò)與本 區(qū)域時(shí)鐘網(wǎng)絡(luò)在本 區(qū)域延遲時(shí)間一致
D.區(qū)域時(shí)鐘網(wǎng)絡(luò)帶載能力和全局延遲不如全局時(shí)鐘引腳