A.采用T拓撲結構上拉電阻放在T點處,上拉電阻的走線長度要小于500mil
B.采用FLY-BY拓撲上拉電阻放在最后一片DDR3芯片的后端,上拉電阻的走線長度要小于500mil
C.當DDR3芯片所需的電流超過電源走線的通流能力,會因驅動能力不足導致對信號處的錯誤處理
D.DDR3布線減少過孔的數(shù)量是為了避免過孔的寄生電容和電感對信號質量的影響
您可能感興趣的試卷
你可能感興趣的試題
A.Reset提供了超省電功能的命令,可以讓DDR3電路停止運作、進入超省電待命模式
B.ZQ則是一個新增的終端電阻校準功能,用來校準ODT(OnDieTermination)內部終端電阻
C.PASR信號是局部Bank刷新的功能,針對整個內存Bank做更有效的資料讀寫以達到省電功效
D.在DDR3系統(tǒng)中,Vref分可為兩個信號即VREFCA和VREFDQ,有效地提高系統(tǒng)數(shù)據(jù)總線的信噪等級
A.150Ω、120Ω、50Ω、0Ω
B.150Ω、100Ω、50Ω、0Ω
C.150Ω、75Ω、50Ω、10Ω
D.150Ω、75Ω、50Ω、關閉
A.VTT島盡可能放置在最后一個DDR2存儲器附近
B.Vref走線寬度>25mil,原則上每個Vref管腳都要一個去耦電容
C.每對DQS線(即DQS+與DQS-)之間線長的誤差范圍為10mil
D.BA、ADR、ODT、CKE、CS、CAS、RAS、WE與CLK之間走線長度誤差控制在50mil以內
A.Add、BA
B.CK、CKE
C.RAS、CAS
D.CS、WE
A.DDR2的IO供電電源是1.8V
B.每個IO電源管腳配備退耦電容
C.DDR2的VTT電源電壓是1.8V
D.VTT電源的端接電阻端可以不需要配備退耦電容
最新試題
要實現(xiàn)原理圖與PCB圖的交互式布局,應滿足什么條件?()
電氣規(guī)則檢查時出現(xiàn)哪些情況時必須仔細檢查電路,必須修改?()
?布線規(guī)則設置用于系統(tǒng)的電氣DRC檢驗,主要包括什么?()
?原理圖上放置的元器件都有自己的特有的屬性,主要包括()。
?PCB布線是PCB設計過程中的重要步驟,前面的任務都是為它服務。因此在布線過程中要解決哪些問題?()
?封裝放入PCB工作區(qū)后就要對元件封裝進行布局,布局的方法有哪幾種?()
PCB元件布局的好壞直接影響布線的效果,因此在布局過程中要思考哪些問題?()
電子產(chǎn)品設計制作過程中的軟件設計包括哪些方面的設計?()
?PCB布線的是過程具有限定最高、技巧最細、工作量最大的特點,通常分為()。
繪制單面PCB板時,需要用到的工作層有()。