問答題
將下列函數(shù)表示成“最小項(xiàng)之和”形式及“最大項(xiàng)之積”形式。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯(cuò)誤的是()。
題型:?jiǎn)雾?xiàng)選擇題
輸出端與輸出端可以直接連接,實(shí)現(xiàn)“線與”的門電路有()。
題型:?jiǎn)雾?xiàng)選擇題
現(xiàn)場(chǎng)可編程門陣列FPGA的基本結(jié)構(gòu)由()組成。
題型:多項(xiàng)選擇題
下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于()。
題型:?jiǎn)雾?xiàng)選擇題
?設(shè)計(jì)一個(gè)mealy型的110序列檢測(cè)器,需要()個(gè)觸發(fā)器,而設(shè)計(jì)moore型的110序列檢測(cè)器則需要()個(gè)觸發(fā)器。?
題型:?jiǎn)雾?xiàng)選擇題
電平異步時(shí)序邏輯電路工作的基本條件有()。
題型:多項(xiàng)選擇題
下圖所示組合邏輯電路,輸入ABCD為8421碼,則電路的輸出WXYZ是()。
題型:?jiǎn)雾?xiàng)選擇題
用5G555構(gòu)成的施密特觸發(fā)器具有()個(gè)穩(wěn)態(tài)。
題型:?jiǎn)雾?xiàng)選擇題
?已知脈沖異步時(shí)序邏輯電路如下圖所示,其功能是()。
題型:?jiǎn)雾?xiàng)選擇題
一個(gè)Moore型同步可重疊的“1011”序列檢測(cè)器的狀態(tài)圖是()。
題型:?jiǎn)雾?xiàng)選擇題