下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。
A.余3碼
B.8421碼對9的補數(shù)
C.8421碼對6的補數(shù)
D.2421碼
您可能感興趣的試卷
你可能感興趣的試題
下圖所示組合邏輯電路，其功能是（）。
A.8421碼轉(zhuǎn)余3碼
B.8421碼轉(zhuǎn)2421碼
C.二進(jìn)制碼轉(zhuǎn)格雷碼
D.二進(jìn)制碼轉(zhuǎn)8421碼
下圖所示CMOS電路實現(xiàn)的邏輯是（）。
A.
B.
C.
D.
A.TTL與非門
B.CMOS與非門
C.集電極開路與非門
D.CMOS傳輸門
A.開門電平
B.關(guān)門電平
C.扇入系數(shù)
D.扇出系數(shù)
A.
B.
C.
D.
最新試題
下圖所示CMOS電路實現(xiàn)的邏輯是（）。
現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。
電平異步時序邏輯電路工作的基本條件有（）。
實現(xiàn)模（215）10的加法計數(shù)需要（）片74193。
下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。
?具有3個選擇控制端的數(shù)據(jù)選擇器能對（）個輸入數(shù)據(jù)進(jìn)行選擇，對應(yīng)選擇輸入端的任何一種取值，可選中（）個輸入數(shù)據(jù)輸出。?
?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯誤的是（）。
為了實現(xiàn)計數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。
假定某個電路如圖示，指示燈F和開關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。
設(shè)計一個Moore型同步可重疊的“1101”序列檢測器，至少需要（）個觸發(fā)器。