A.輸出單元一定是大驅(qū)動反相器
B.中小規(guī)模集成塊的時間延遲主要取決于輸出單元設計
C.輸出單元成本和延遲遠大于內(nèi)部所有單元之和
D.輸出單元的驅(qū)動能力通常為內(nèi)部驅(qū)動能力的上千倍以上
您可能感興趣的試卷
你可能感興趣的試題
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當于（）個內(nèi)部標準門級聯(lián)的延遲時間。
A.800
B.60
C.15
D.240
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
A.1000
B.10
C.100
D.30
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
A.4000
B.2000
C.400
D.1000
?下圖邏輯單元實現(xiàn)的功能為（）。
A.y=（a+b.c）’
B.y=a+b.c
C.y=a.b+c
D.y=（a.b+c）’
電路結構如圖所示，該電路是（）。
A.INV
B.BUFFER
C.NAND2
D.OR2
最新試題
?十進制數(shù)22.37對應的二進制數(shù)是（）。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當輸入10時，輸出為（）。
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
為實現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應是（）。
使用74HC138實現(xiàn)邏輯函數(shù)正確的是（）。
若n個變量的同或運算和異或運算結果相同，則n為奇數(shù)（）
?當共陰極7段數(shù)碼管顯示2的時候，輸出應該為（）。
輸出端不能直接線與的門電路有（）。
要使CMOS門輸入高電平，不能使用的方法為（）。
關于集成塊的輸出單元，下列說法中正確的是（）。