數(shù)字電路與邏輯設(shè)計(jì)章節(jié)練習(xí)(2020.06.04)

來源：考試資料網(wǎng)

1 下列四種類型的邏輯門中，可以用（）實(shí)現(xiàn)三種基本運(yùn)算。

2.問答題 已知函數(shù)

用卡諾圖求：

3.問答題分別畫出JK和D觸發(fā)器的電路符號圖，并分別畫出將JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器以及將D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器的電路連接圖。

JK和D觸發(fā)器的電路符號圖如下圖所示，JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器以及將觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器的電路連接圖也如下圖所示。

4.問答題 把下列的數(shù)字寫成按權(quán)展開的形式：

根據(jù)常見的十進(jìn)制數(shù)的表示方法，很容易寫出其它進(jìn)制數(shù)的按權(quán)展開形式

5.問答題簡述鐘控RS觸發(fā)器的特性方程。

6 一塊數(shù)據(jù)選擇器有三個(gè)地址輸入端，則它的數(shù)據(jù)輸入端應(yīng)有（）

7.問答題用一片集成3線-8線譯碼器CT74138和必要的門電路設(shè)計(jì)一個(gè)運(yùn)算電路，當(dāng)K＝1時(shí)，實(shí)現(xiàn)一位全加器；當(dāng)K＝0時(shí)，實(shí)現(xiàn)一位全減器。

8.問答題試述FPGA的基本結(jié)構(gòu)。

參考答案：與PLD器件采用的與或陣列加上輸出邏輯單元的結(jié)構(gòu)不同，F(xiàn)PGA電路由若干獨(dú)立的可編程邏輯模塊組成，用戶通過編程將這些模塊...

9 與非門的兩個(gè)輸入端為下列哪一種時(shí)，其輸出為0？（）

10 一個(gè)邏輯函數(shù)可以用如下哪些形式來表示？（）