A.模擬信號(hào)
B.電平信號(hào)
C.脈沖信號(hào)
D.時(shí)鐘脈沖信號(hào)
您可能感興趣的試卷
你可能感興趣的試題
A.時(shí)鐘控制RS觸發(fā)器
B.D觸發(fā)器
C.基本RS觸發(fā)器
D.JK觸發(fā)器
A.2
B.3
C.6
D.8
A.00
B.01
C.10
D.11
半導(dǎo)體存儲(chǔ)器（）的內(nèi)容在掉電后會(huì)丟失。
A.A
B.B
C.C
D.D
A.異或表達(dá)式
B.與非表達(dá)式
C.最簡“與—或”表達(dá)式
D.標(biāo)準(zhǔn)“或—與”表達(dá)式
最新試題
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為（）。
?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候，輸出應(yīng)該為（）。
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
?構(gòu)成數(shù)字電路最基本的器件主要有（）。
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。