您可能感興趣的試卷
你可能感興趣的試題
A.奇偶校驗(yàn)碼
B.格雷碼
C.8421碼
D.余三碼
A.（100111.011）2
B.（27.6）16
C.（27.3）16
D.（100111.11）2
A.（0101 0011.0101）8421
B.（35.8）16
C.（110101.1）2
D.（65.4）8
A.（256）10
B.（127）10
C.（FF）16
D.（255）10
A.8421BCD碼
B.5421BCD碼
C.余三碼
D.格雷碼
最新試題
約束項(xiàng)在函數(shù)化簡時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會讓其發(fā)生。
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時(shí)間為2，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號應(yīng)為（）。
如圖所示，則F=（）。
要使CMOS門輸入高電平，不能使用的方法為（）。
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡表達(dá)式為（）。
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時(shí)間。