多項(xiàng)選擇題FPGA中的嵌入式存儲器塊如M9K容量是可編程的,可以實(shí)現(xiàn)的容量包含下面哪些?()
A.4K*2bit
B.0.5K*16bit
C.1K*8bit
D.8K*1bit
E.2K*4bit
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題VHDL源程序的文件名應(yīng)與()相同,否則無法通過編譯。
A.實(shí)體名
B.程序包名
C.結(jié)構(gòu)體名
D.設(shè)計者任意命名
E.進(jìn)程名
2.單項(xiàng)選擇題全程編譯成功后要觀察生成的硬件電路構(gòu)成可以使用的工具是()。
A.Pin Planner
B.RTLViewer
C.Frogrammer
D.Node Fider
3.多項(xiàng)選擇題在實(shí)驗(yàn)箱操作時,以下描述哪些是正確的?()
A.鎖定引腳后要再執(zhí)行一遍編譯操作才能把引腳鎖定信息輸入目標(biāo)文件
B.實(shí)驗(yàn)箱操作時盡量不要帶電拔插,以免造成器件損壞
C.主芯片外接時鐘信號的輸入引腳最好選擇33腳即全局時鐘引腳
D.實(shí)驗(yàn)箱主芯片的240個管腳都可以供用戶使用
E.在編程下載操作前必須先鎖定引腳
4.多項(xiàng)選擇題DDS信號發(fā)生器輸出頻率與哪些因素有關(guān)?()
A.PS端的工作時鐘頻率
B.相位累加器位寬
C.DDS模塊的工作時鐘頻率
D.頻率控制字
5.多項(xiàng)選擇題?進(jìn)行PS端UART外設(shè)端口配置時,端口引腳的選擇由什么因素決定?()
A.SoC器件的型號
B.SoC器件的工作時鐘頻率
C.UART模塊的通信速率
D.實(shí)際的硬件電路設(shè)計
最新試題
分析放大器的上下限頻率和電路中的哪些參數(shù)有關(guān)?
題型:問答題
Quartus Ⅱ提供了哪種類型的仿真工具?()
題型:單項(xiàng)選擇題
若階梯波電路輸出正階梯,如何改進(jìn)設(shè)計?
題型:問答題
當(dāng)電路中電源噪聲較大時,可以采取什么措施減小電源噪聲對音頻放大器的影響?
題型:問答題
當(dāng)功率放大電路輸出出現(xiàn)自激振蕩時,可以采取什么方式減小自激振蕩?
題型:問答題
簡述Vivado設(shè)計流程。
題型:問答題
VHDL是一種硬件描述語言,用于描述數(shù)字電路的結(jié)構(gòu)和行為。
題型:判斷題
Quartus Ⅱ軟件提供哪些功能?()
題型:多項(xiàng)選擇題
如何權(quán)衡起振時間和波形幅度失真的矛盾?
題型:問答題
請論述編碼器(Encoder)的工作原理及應(yīng)用。
題型:問答題