在同步方式下，JK觸發(fā)器的現(xiàn)態(tài)
則應(yīng)使（）
A.A
B.B
C.C
D.D
您可能感興趣的試卷
你可能感興趣的試題
A.保持原態(tài)
B.置0
C.置1
D.翻轉(zhuǎn)
在CP作用下，欲使D觸發(fā)器具有
的功能，其D端應(yīng)接（）
A.A
B.B
C.C
D.D
比較兩個(gè)兩位二進(jìn)制數(shù)A=A1A0和B=B1B0，當(dāng)A>B時(shí)輸出F=1，則F的表達(dá)式是（）
A.A
B.B
C.C
D.D
A.驅(qū)動(dòng)方程簡(jiǎn)單
B.使用觸發(fā)器的個(gè)數(shù)少
C.工作速度快
D.以上說法都不對(duì)
測(cè)得某邏輯門輸入A、B和輸出F的波形如下圖，則F（A，B）的表達(dá)式是（）
A.A
B.B
C.C
D.D
最新試題
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是（）。
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為（）。
關(guān)于集成塊的輸出單元，下列說法中正確的是（）。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。
輸出端不能直接線與的門電路有（）。
電路結(jié)構(gòu)如圖所示，該電路是（）。