您可能感興趣的試卷
你可能感興趣的試題
A.置1
B.置0
C.保持
D.不定
A.門電路
B.觸發(fā)器
C.計數(shù)器
D.寄存器
A.A+B
B.A+C
C.(A+B)(A+C)
D.B+C
A.加法、減法及加減可逆
B.同步和異步
C.二、十和N進(jìn)制
D.摩爾型和米里型
A.JK觸發(fā)器
B.3/8線譯碼器
C.移位寄存器
D.十進(jìn)制計數(shù)器
最新試題
若n個變量的同或運算和異或運算結(jié)果相同,則n為奇數(shù)()
如圖電路實現(xiàn)的邏輯函數(shù)是()。
要使JK觸發(fā)器在時鐘脈沖作用下,實現(xiàn)輸出,則輸入信號應(yīng)為()。
已知有二輸入邏輯門,只有當(dāng)輸X和Y都為1時,輸出F才為1,則X,Y與F的邏輯關(guān)系為()。
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,對于下圖所示的輸出緩沖設(shè)計(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))相當(dāng)于()個內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時間。
?當(dāng)共陰極7段數(shù)碼管顯示2的時候,輸出應(yīng)該為()。
?數(shù)字設(shè)計的層次主要有()。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候,當(dāng)輸入10時,輸出為()。
要使TTL與非門變成反相器,多余的輸入端不能采用的方法為()。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,最小反相器(1X)延遲時間為2,對于下圖所示的輸出緩沖設(shè)計(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))最接近于()。