問(wèn)答題
將下列十六進(jìn)制數(shù)轉(zhuǎn)換成等值的二進(jìn)制數(shù)、 八進(jìn)制數(shù)和十進(jìn)制數(shù)。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?已知某異步時(shí)序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時(shí)會(huì)發(fā)生臨界競(jìng)爭(zhēng)。
題型：?jiǎn)雾?xiàng)選擇題
在正常工作時(shí)，3-8線譯碼器74138的使能端的值為（）。
題型：?jiǎn)雾?xiàng)選擇題
一個(gè)Moore型同步可重疊的“1011”序列檢測(cè)器的狀態(tài)圖是（）。
題型：?jiǎn)雾?xiàng)選擇題
下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。
題型：?jiǎn)雾?xiàng)選擇題
假定描述一個(gè)同步時(shí)序電路的最簡(jiǎn)狀態(tài)表中有6個(gè)狀態(tài)，則該電路中有（）個(gè)觸發(fā)器，電路中存在（）個(gè)多余狀態(tài)。?
題型：?jiǎn)雾?xiàng)選擇題
現(xiàn)場(chǎng)可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。
題型：多項(xiàng)選擇題
假定某個(gè)電路如圖示，指示燈F和開(kāi)關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。
題型：?jiǎn)雾?xiàng)選擇題
?已知脈沖異步時(shí)序邏輯電路如下圖所示，其功能是（）。
題型：?jiǎn)雾?xiàng)選擇題
下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。
題型：?jiǎn)雾?xiàng)選擇題
用PROM設(shè)計(jì)一個(gè)2位二進(jìn)制平方器，實(shí)現(xiàn)該平方器需要的容量至少為（）。
題型：?jiǎn)雾?xiàng)選擇題