根據(jù)下述全加器電路圖，編寫實(shí)現(xiàn)全加器的VHDL程序。
您可能感興趣的試卷
你可能感興趣的試題
根據(jù)下述半加器電路圖，編寫實(shí)現(xiàn)半加器的VHDL程序。
下圖是一個(gè)2選1電路圖，試根據(jù)該圖編寫VHDL語(yǔ)言程序。
下表是一個(gè)2選1電路真值表，請(qǐng)根據(jù)表中給出關(guān)系，采用VHDL語(yǔ)言設(shè)計(jì)電路。表中“X”表示任意數(shù)據(jù)。
如圖所示編譯器編輯工具窗口，簡(jiǎn)述各模塊的功能（至少3個(gè)模塊）。
最新試題
?如圖電路，描述正確的是（）。
?構(gòu)成數(shù)字電路最基本的器件主要有（）。
?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
電路結(jié)構(gòu)如圖所示，該電路是（）。
約束項(xiàng)在函數(shù)化簡(jiǎn)時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會(huì)讓其發(fā)生。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
要使CMOS門輸入高電平，不能使用的方法為（）。