問(wèn)答題
有一時(shí)序邏輯的原始狀態(tài)圖如題圖所示,請(qǐng)將這一原始狀態(tài)圖轉(zhuǎn)換成原始狀態(tài)表,用隱含表進(jìn)行化簡(jiǎn),并列出簡(jiǎn)化狀態(tài)表。
您可能感興趣的試卷
最新試題
如下圖所示的原始狀態(tài)表,其中的等效對(duì)有()。
題型:多項(xiàng)選擇題
對(duì)于一個(gè)輸入為XYZ的脈沖異步時(shí)序邏輯電路,下面的輸入脈沖組合中,()是允許的。
題型:多項(xiàng)選擇題
為了實(shí)現(xiàn)計(jì)數(shù)功能,集成寄存器74194的控制端S0S1可以是()。
題型:多項(xiàng)選擇題
在正常工作時(shí),3-8線譯碼器74138的使能端的值為()。
題型:?jiǎn)雾?xiàng)選擇題
電平異步時(shí)序邏輯電路工作的基本條件有()。
題型:多項(xiàng)選擇題
?具有3個(gè)選擇控制端的數(shù)據(jù)選擇器能對(duì)()個(gè)輸入數(shù)據(jù)進(jìn)行選擇,對(duì)應(yīng)選擇輸入端的任何一種取值,可選中()個(gè)輸入數(shù)據(jù)輸出。?
題型:?jiǎn)雾?xiàng)選擇題
下面圖示的電路可以實(shí)現(xiàn)()功能。
題型:?jiǎn)雾?xiàng)選擇題
通常,使用參數(shù)()來(lái)衡量D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。
題型:?jiǎn)雾?xiàng)選擇題
下圖所示CMOS電路實(shí)現(xiàn)的邏輯是()。
題型:?jiǎn)雾?xiàng)選擇題
現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的基本結(jié)構(gòu)由()組成。
題型:多項(xiàng)選擇題