你可能感興趣的試題

單項(xiàng)選擇題
下面圖示的電路可以實(shí)現(xiàn)（）功能。
A.二進(jìn)制模十計(jì)數(shù)器
B.8421碼模十計(jì)數(shù)器
C.5421碼模十計(jì)數(shù)器
D.2421模十計(jì)數(shù)器
單項(xiàng)選擇題
實(shí)現(xiàn)模（215）₁₀的加法計(jì)數(shù)需要（）片74193。
A.1
B.2
C.3
D.4
多項(xiàng)選擇題
使用8路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。
A.D
B.CD
C.C+D
D.1
單項(xiàng)選擇題
在正常工作時(shí)，3-8線譯碼器74138的使能端的值為（）。
A.000
B.100
C.011
D.111
多項(xiàng)選擇題
電平異步時(shí)序邏輯電路工作的基本條件有（）。
A.不允許兩個(gè)或兩個(gè)以上的輸入信號(hào)同時(shí)變化
B.輸入信號(hào)變化引起的電路響應(yīng)必須完全結(jié)束，輸入信號(hào)才能夠再次變化
C.不允許輸入是脈沖信號(hào)
D.不允許兩個(gè)或兩個(gè)以上的輸入信號(hào)同時(shí)為高電平
多項(xiàng)選擇題
對于一個(gè)輸入為XYZ的脈沖異步時(shí)序邏輯電路，下面的輸入脈沖組合中，（）是允許的。
A.001
B.011
C.111
D.100
單項(xiàng)選擇題
下圖所示電路的功能是（）。
A.模2計(jì)數(shù)器
B.模3計(jì)數(shù)器
C.模4計(jì)數(shù)器
D.模5計(jì)數(shù)器
多項(xiàng)選擇題
現(xiàn)場可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。
A.確定系統(tǒng)功能和模塊劃分
B.創(chuàng)建或添加設(shè)計(jì)源文件、約束文件
C.選擇合適的設(shè)計(jì)方案
D.生成邏輯連接網(wǎng)表
多項(xiàng)選擇題
現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。
A.可編程配置塊
B.可編程輸入/輸出
C.可編程互聯(lián)資源
D.可編程或陣列
單項(xiàng)選擇題
用PROM設(shè)計(jì)一個(gè)2位二進(jìn)制平方器，實(shí)現(xiàn)該平方器需要的容量至少為（）。
A.2²×2
B.2³×3
C.2⁴×4
D.2⁴×5

首頁

題庫

網(wǎng)課

在線?？?/h3>

桌面端

為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。

你可能感興趣的試題

下面圖示的電路可以實(shí)現(xiàn)（）功能。

實(shí)現(xiàn)模（215）₁₀的加法計(jì)數(shù)需要（）片74193。

使用8路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。

在正常工作時(shí)，3-8線譯碼器74138的使能端的值為（）。

電平異步時(shí)序邏輯電路工作的基本條件有（）。

對于一個(gè)輸入為XYZ的脈沖異步時(shí)序邏輯電路，下面的輸入脈沖組合中，（）是允許的。

下圖所示電路的功能是（）。

現(xiàn)場可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。

現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。

用PROM設(shè)計(jì)一個(gè)2位二進(jìn)制平方器，實(shí)現(xiàn)該平方器需要的容量至少為（）。

為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。

你可能感興趣的試題

下面圖示的電路可以實(shí)現(xiàn)（）功能。

實(shí)現(xiàn)模（215）10的加法計(jì)數(shù)需要（）片74193。

使用8路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。

在正常工作時(shí)，3-8線譯碼器74138的使能端的值為（）。

電平異步時(shí)序邏輯電路工作的基本條件有（）。

對于一個(gè)輸入為XYZ的脈沖異步時(shí)序邏輯電路，下面的輸入脈沖組合中，（）是允許的。

下圖所示電路的功能是（）。

現(xiàn)場可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。

現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。

用PROM設(shè)計(jì)一個(gè)2位二進(jìn)制平方器，實(shí)現(xiàn)該平方器需要的容量至少為（）。

為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。

實(shí)現(xiàn)模（215）₁₀的加法計(jì)數(shù)需要（）片74193。

使用8路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。

在正常工作時(shí)，3-8線譯碼器74138的使能端的值為（）。

電平異步時(shí)序邏輯電路工作的基本條件有（）。

對于一個(gè)輸入為XYZ的脈沖異步時(shí)序邏輯電路，下面的輸入脈沖組合中，（）是允許的。

下圖所示電路的功能是（）。

現(xiàn)場可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。

現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。

用PROM設(shè)計(jì)一個(gè)2位二進(jìn)制平方器，實(shí)現(xiàn)該平方器需要的容量至少為（）。