單項(xiàng)選擇題組合型PLA是由()構(gòu)成。
A.與門陣列和或門陣列
B.一個計數(shù)器
C.一個或陣列
D.一個寄存器
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題
TTL與非門的多余腳懸空等效于()
A.A
B.B
C.C
D.D
2.單項(xiàng)選擇題設(shè)計一個8421碼加1計數(shù)器,至少需要()觸發(fā)器。
A.3個
B.4個
C.6個
D.10個
3.單項(xiàng)選擇題以下哪一條不是消除竟?fàn)幟半U的措施?()
A.接入濾波電路
B.利用觸發(fā)器
C.加入選通脈沖
D.修改邏輯設(shè)計
4.單項(xiàng)選擇題主從觸發(fā)器的觸發(fā)方式是()
A.CP=1
B.CP上升沿
C.CP下降沿
D.分兩次處理
5.單項(xiàng)選擇題下列說法中,()不是邏輯函數(shù)的表示方法。
A.真值表和邏輯表達(dá)式
B.卡諾圖和邏輯圖
C.波形圖和狀態(tài)圖
最新試題
?如圖所示電路論述正確的是()。
題型:多項(xiàng)選擇題
?利用開關(guān)代數(shù)的公理或定理,判斷與(x+y’)’等價的邏輯關(guān)系為()。
題型:單項(xiàng)選擇題
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候,當(dāng)輸入10時,輸出為()。
題型:單項(xiàng)選擇題
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是()。
題型:單項(xiàng)選擇題
對于D觸發(fā)器,如果時鐘頻率為10MHz,輸出信號Q的頻率可能是()MHz。
題型:多項(xiàng)選擇題
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,最小反相器(1X)延遲時間為2,對于下圖所示的輸出緩沖設(shè)計(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))最接近于()。
題型:單項(xiàng)選擇題
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有()。
題型:多項(xiàng)選擇題
與模擬電路相比,數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在()。
題型:多項(xiàng)選擇題
?兩個二進(jìn)制數(shù)的補(bǔ)碼相加,有溢出的是()。
題型:多項(xiàng)選擇題
要使CMOS門輸入高電平,不能使用的方法為()。
題型:單項(xiàng)選擇題