A.8421BCD碼
B.5421BCD碼
C.余三碼
D.格雷碼
您可能感興趣的試卷
你可能感興趣的試題
A.8421BCD碼
B.5421BCD碼
C.余三碼
D.格雷碼
（）的輸出端可直接相連，實(shí)現(xiàn)線與邏輯功能。
A.A
B.B
C.C
D.D
列電路中，實(shí)現(xiàn)邏輯功能
的是（）
A.A
B.B
C.C
D.D
A.編碼器
B.半加器
C.寄存器
D.譯碼器
A.3
B.4
C.5
D.6
最新試題
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是（）。
?如圖電路，描述正確的是（）。
?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。
電路結(jié)構(gòu)如圖所示，該電路是（）。
為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
?下圖邏輯單元實(shí)現(xiàn)的功能為（）。