A.禁止使用循環(huán)組合電路
B.FF的時(shí)鐘信號(hào)必須能夠從外部端口直接控制
C.FF的復(fù)位信號(hào)必須能夠從外部端口直接控制
D.掃描測(cè)試時(shí)，RAM和內(nèi)核需要分開(kāi)進(jìn)行設(shè)計(jì)
您可能感興趣的試卷
你可能感興趣的試題
A.可測(cè)性設(shè)計(jì)就是在設(shè)計(jì)階段考慮測(cè)試因素，犧牲一部分芯片面積換得測(cè)試的容易化
B.可測(cè)性設(shè)計(jì)使用自動(dòng)生成工具（ATPG），易于生成故障覆蓋率高的測(cè)試模式
C.可測(cè)性設(shè)計(jì)由于增加了設(shè)計(jì)負(fù)荷，將一定導(dǎo)致芯片整體開(kāi)發(fā)成本的增加
D.可觀察性與可控制性是衡量可測(cè)性設(shè)計(jì)的兩個(gè)尺度
A.制造誤差
B.性能問(wèn)題
C.制造故障
D.功能未滿足顧客的需求
A.邏輯綜合的結(jié)果是唯一的
B.邏輯綜合技術(shù)可分為生成順序電路和生成組合電路兩類
C.布爾邏輯公式的簡(jiǎn)化一般與制造工藝無(wú)關(guān)
D.同一邏輯可以由多種電路實(shí)現(xiàn)，邏輯綜合則選擇與面積、延遲時(shí)間、功耗等要求最接近的電路
A.算法級(jí)>門級(jí)>RTL級(jí)
B.RTL級(jí)>門級(jí)>算法級(jí)
C.門級(jí)>算法級(jí)>RTL級(jí)
D.算法級(jí)>RTL級(jí)>門級(jí)
A.算法級(jí)描述決定系統(tǒng)的實(shí)施方式（體系結(jié)構(gòu)、算法）
B.門級(jí)描述是基于基本元件（AND/OR/NOT/FF等）的電路設(shè)計(jì)
C.門級(jí)描述決定硬件的處理方式（數(shù)據(jù)電路與控制電路）
D.RTL描述包括時(shí)鐘級(jí)的時(shí)序設(shè)計(jì)
最新試題
以下不屬于打碼目的的是（）。
鍵合常用的劈刀形狀，下列說(shuō)法正確的是（）。
下面選項(xiàng)中硅片減薄技術(shù)正確的是（）。
下面關(guān)于BGA的特點(diǎn)，說(shuō)法錯(cuò)誤的是（）。
倒裝芯片的連接方式有（）。
下列屬于BGAA形式的是（）。
下列對(duì)焊接可靠性無(wú)影響的是（）。
載帶自動(dòng)焊使用的凸點(diǎn)形狀一般有蘑菇凸點(diǎn)和柱凸點(diǎn)兩種。
常規(guī)芯片封裝生產(chǎn)過(guò)程包括粘裝和引線鍵合兩個(gè)工序，而倒裝芯片則合二為一。
按照芯片組裝方式的不同，關(guān)于SiP的分類，說(shuō)法錯(cuò)誤的是（）。