A.正弦信號(hào)
B.三角波信號(hào)
C.格雷碼信號(hào)
D.數(shù)字圖像信號(hào)
您可能感興趣的試卷
你可能感興趣的試題
A.+5，自由電子
B.+5，空穴
C.+3，自由電子
D.+3，空穴
A.+5，自由電子
B.+5，空穴
C.+3，自由電子
D.+3，空穴
A.理想二極管
B.恒壓降模型
C.折線模型
D.數(shù)學(xué)模型
?限幅電路如圖所示，穩(wěn)壓對(duì)管參數(shù)為VD（on）=0.7V，VZ =7.3V，rZ=0?，則其設(shè)定的輸出信號(hào)上下限為（）。
A.-7.3V，7.3V
B.-7.3V，8V
C.-8V，7.3V
D.-8V，8V
限幅電路如圖所示，其設(shè)定的幅度上下限為（）。
A.3V，6V
B.3.7V，6.7V
C.-3V，6V
D.-3.7V，6.7V
最新試題
?在verilogHDL的數(shù)字表達(dá)方式用，和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。
現(xiàn)在定義了一個(gè)1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達(dá)式表示為{co，sub}=a+b+ci，其中a，b為兩個(gè)加數(shù)，ci為來自低位的進(jìn)位，sum為和，co為向高位的進(jìn)位，如果以此1位加法器構(gòu)建四位加法器，同時(shí)定義頂層模塊中的端口信號(hào)和中間變量的定義：下面通過層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是（）。
?數(shù)字頻率計(jì)設(shè)計(jì)中的測(cè)頻計(jì)數(shù)模塊共有多少個(gè)狀態(tài)？（）
?某次電路實(shí)驗(yàn)中，一同學(xué)按如下電路圖連接電路，完成實(shí)驗(yàn)。其中D0，D1端為輸入端，S0與S1為輸出端。在實(shí)驗(yàn)過程中，該同學(xué)觀測(cè)到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請(qǐng)問此刻電路輸入端D0，D1電平可能分別為（）。
?MOSFET源極漏極間的長(zhǎng)度L越大，溝道長(zhǎng)度調(diào)制效應(yīng)越明顯。???
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
當(dāng)VGS=0時(shí)，能夠?qū)ǖ腗OS管為（）
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時(shí)，柵極直流電壓將會(huì)（），漏極直流電流將會(huì)（），輸入電阻將會(huì)（）。
?CD放大器的性能特征有（）。?
?已知Nexys4開發(fā)板外部時(shí)鐘信號(hào)頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號(hào)的時(shí)鐘信號(hào)頻率為1Hz，若采用計(jì)數(shù)器對(duì)100MHz的外部時(shí)鐘分頻得到1Hz的秒信號(hào)，請(qǐng)問該計(jì)數(shù)器至少需要多少位？（）