判斷題化簡完全確定狀態(tài)表時，最大等效類的數(shù)目即最簡狀態(tài)表中的狀態(tài)數(shù)目。
您可能感興趣的試卷
你可能感興趣的試題
2.單項選擇題設計一個四位二進制碼的奇偶位發(fā)生器（假定采用偶檢驗碼），需要（）個異或門。
A.2
B.3
C.4
D.5
3.單項選擇題要使JK觸發(fā)器在時鐘作用下的次態(tài)與現(xiàn)態(tài)相反，JK端取值應為（）。
A.JK=00
B.JK=01
C.JK=10
D.JK=11
4.單項選擇題實現(xiàn)兩個四位二進制數(shù)相乘的組合電路，應有（）個輸出函數(shù)。
A.8
B.9
C.10
D.11
5.單項選擇題
將D觸發(fā)器改造成T觸發(fā)器，圖所示電路中的虛線框內(nèi)應是（）。
A.或非門
B.與非門
C.異或門
D.同或門
最新試題
已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡后電路需要的觸發(fā)器應為（）個。
題型：單項選擇題
假定某個電路如圖示，指示燈F和開關A、B、C的邏輯關系表達式為（）。
題型：單項選擇題
下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。
題型：單項選擇題
為了實現(xiàn)計數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。
題型：多項選擇題
設計一個Moore型同步可重疊的“1101”序列檢測器，至少需要（）個觸發(fā)器。
題型：單項選擇題
用5G555構成的施密特觸發(fā)器具有（）個穩(wěn)態(tài)。
題型：單項選擇題
下圖所示CMOS電路實現(xiàn)的邏輯是（）。
題型：單項選擇題
如下圖所示的原始狀態(tài)表，其中的等效對有（）。
題型：多項選擇題
下圖所示的PLD連接表示的輸出函數(shù)表達式F等于（）。
題型：單項選擇題
現(xiàn)場可編程門陣列FPGA的基本結構由（）組成。
題型：多項選擇題