A.1
B.2
C.3
D.4
您可能感興趣的試卷
你可能感興趣的試題
如下圖所示的原始狀態(tài)表，其中的等效對(duì)有（）。
A.B和F
B.D和E
C.A和F
D.C和D
A.1
B.2
C.3
D.4
下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。
A.余3碼
B.8421碼對(duì)9的補(bǔ)數(shù)
C.8421碼對(duì)6的補(bǔ)數(shù)
D.2421碼
下圖所示組合邏輯電路，其功能是（）。
A.8421碼轉(zhuǎn)余3碼
B.8421碼轉(zhuǎn)2421碼
C.二進(jìn)制碼轉(zhuǎn)格雷碼
D.二進(jìn)制碼轉(zhuǎn)8421碼
下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。
A.
B.
C.
D.
最新試題
設(shè)計(jì)一個(gè)Moore型同步可重疊的“1101”序列檢測(cè)器，至少需要（）個(gè)觸發(fā)器。
假定某個(gè)電路如圖示，指示燈F和開關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。
已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡(jiǎn)后電路需要的觸發(fā)器應(yīng)為（）個(gè)。
下圖所示電路的功能是（）。
現(xiàn)場(chǎng)可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。
?用3線-8線譯碼器74138（邏輯符號(hào)如下圖所示）和與非門實(shí)現(xiàn)函數(shù)的功能時(shí)，74138的輸出端（）連接與非門。?
實(shí)現(xiàn)模（215）10的加法計(jì)數(shù)需要（）片74193。
一個(gè)Moore型同步可重疊的“1011”序列檢測(cè)器的狀態(tài)圖是（）。
電平異步時(shí)序邏輯電路工作的基本條件有（）。
設(shè)計(jì)一個(gè)判斷輸入8421碼表示的十進(jìn)制數(shù)是否大于5的組合邏輯電路，至少需要（）個(gè)邏輯門。