和邏輯式
相等的式子是（）。
A.ABC
B.1+BC
C.A
D.
您可能感興趣的試卷
你可能感興趣的試題
A.0.3V
B.2.4V
C.3.6V
D.5V
A.0011
B.1100
C.1010
D.0101
A.1010
B.0101
C.1100
D.1111
A.337.2
B.637.2
C.1467.1
D.c37.4
最新試題
下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。
?具有3個(gè)選擇控制端的數(shù)據(jù)選擇器能對(duì)（）個(gè)輸入數(shù)據(jù)進(jìn)行選擇，對(duì)應(yīng)選擇輸入端的任何一種取值，可選中（）個(gè)輸入數(shù)據(jù)輸出。?
輸出端與輸出端可以直接連接，實(shí)現(xiàn)“線與”的門電路有（）。
通常，使用參數(shù)（）來(lái)衡量D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。
?已知某異步時(shí)序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時(shí)會(huì)發(fā)生臨界競(jìng)爭(zhēng)。
已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡(jiǎn)后電路需要的觸發(fā)器應(yīng)為（）個(gè)。
現(xiàn)場(chǎng)可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。
在正常工作時(shí)，3-8線譯碼器74138的使能端的值為（）。
對(duì)于一個(gè)輸入為XYZ的脈沖異步時(shí)序邏輯電路，下面的輸入脈沖組合中，（）是允許的。
?已知描述某同步時(shí)序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應(yīng)序列為（）。