A.讀/寫
B.無讀/寫
C.只讀
D.只寫
您可能感興趣的試卷
你可能感興趣的試題
A.8
B.16
C.32
D.256
A.多諧振蕩器
B.單穩(wěn)態(tài)觸發(fā)器
C.施密特觸發(fā)器
D.JK觸發(fā)器
A.沒有觸發(fā)器
B.沒有統(tǒng)一的時(shí)鐘脈沖控制
C.沒有穩(wěn)定狀態(tài)
D.輸出只與內(nèi)部狀態(tài)有關(guān)
A.N-1
B.N
C.N+1
D.2N
A.正弦波
B.矩形脈沖
C.三角波
D.鋸齒波
最新試題
設(shè)計(jì)一個(gè)Moore型同步可重疊的“1101”序列檢測器，至少需要（）個(gè)觸發(fā)器。
下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。
?已知描述某同步時(shí)序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應(yīng)序列為（）。
下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。
一個(gè)Moore型同步可重疊的“1011”序列檢測器的狀態(tài)圖是（）。
現(xiàn)場可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。
假定某個(gè)電路如圖示，指示燈F和開關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。
反映TTL與非門輸入高電平時(shí)抗干擾能力的外部特性參數(shù)是（）。
對于一個(gè)輸入為XYZ的脈沖異步時(shí)序邏輯電路，下面的輸入脈沖組合中，（）是允許的。
現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。