圖示ROM陣列邏輯圖，當(dāng)?shù)刂窞锳1A0=10時(shí)，該字單元的內(nèi)容為（）
A.1110
B.0111
C.1010
D.0100
您可能感興趣的試卷
你可能感興趣的試題
函數(shù)F=
+AB轉(zhuǎn)換成或非－或非式為（）
A.A
B.B
C.C
D.D
A.F=AB
B.F=A+B
C.A+BC
D.F=B+C
邏輯函 
，當(dāng)變量的取值為（）時(shí)，將出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。
A.B=C=1
B.B=C=0
C.A=1，C=0
D.A=0，B=0
一個(gè)3：8線的地址譯碼器（74LS138），其控制信G1、
的組合為（）時(shí)才對(duì)輸入進(jìn)行譯碼。
A.110
B.101
C.111
D.100
A.2
B.3
C.4
D.5
最新試題
?下圖邏輯單元實(shí)現(xiàn)的功能為（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡(jiǎn)表達(dá)式為（）。
?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是（）。
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
約束項(xiàng)在函數(shù)化簡(jiǎn)時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會(huì)讓其發(fā)生。
?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候，輸出應(yīng)該為（）。
電路結(jié)構(gòu)如圖所示，該電路是（）。
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。