一個(gè)3：8線的地址譯碼器（74LS138），其控制信G1、
的組合為（）時(shí)才對(duì)輸入進(jìn)行譯碼。
A.110
B.101
C.111
D.100
您可能感興趣的試卷
你可能感興趣的試題
A.2
B.3
C.4
D.5
A.JK=00
B.JK=01
C.JK=10
D.JK=11
A.與門
B.或門
C.非門
D.與非門
A.與項(xiàng)相或
B.最小項(xiàng)相或
C.最大項(xiàng)相與
D.或項(xiàng)相與
A.6
B.7
C.8
D.9
最新試題
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為（）。
關(guān)于集成塊的輸出單元，下列說(shuō)法中正確的是（）。
?如圖所示電路論述正確的是（）。
?數(shù)字設(shè)計(jì)的層次主要有（）。
若n個(gè)變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同，則n為奇數(shù)（）
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級(jí)聯(lián)的延遲時(shí)間。
?下圖邏輯單元實(shí)現(xiàn)的功能為（）。
要使CMOS門輸入高電平，不能使用的方法為（）。
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。